IP00C251は、V-by-One®HS /LVDS Tx, V-by-One®HS /LVDS Rxの高速シリアルインターフェイスを１チップに内蔵した4K3系統Cross Point Switch LSIです。

V-by-One®HS とLVDSの間の変換や画像信号の分割/選択等、FPGAを含む複数のチップ間における高速画像信号の接続に使用できます。

また内蔵のラインバッファによって、同期した3系統入力画像間にて画像のやり取りを行うことが可能です。さらに、同期した3系統入力画像にてオーバーレイ/クロマキー処理を行い、1系統に合成することも可能です。

 

画像入力（4K60Hz 3系統）

• RGB 30bit/YUV4:4:4 30bit/YUV4:2:0 30bit/YUV4:2:2 20bit

　@V-by-One®HS 4Gbps, 8-lane 2系統

　@LVDS (160MHz x4 FPD-Link) 1系統

• 4K60Hz画像を最大3系統入力可能

画像出力（4K60Hz 3系統）

• RGB 30bit/YUV4:4:4 30bit/YUV4:2:0 30bit/YUV4:2:2 20bit

　@V-by-One®HS 4Gbps, 8-lane 2系統

　@LVDS (160MHz x4 FPD-Link) 1系統

• 4K60Hz画像を最大3系統出力可能

• 4K60Hz画像の3×3 Cross Point機能を搭載

入出力画像サイズ

• 水平同期信号間隔：16,384画素

• 水平画像有効領域：2,176画素

Genlock

• 3系統

水平縮小機能

• 6シンボル補間フィルタ搭載

• 係数ROM内蔵（64set）

• 333Mpix/sec 4-ch, 4K60Hzを2画面処理可能

画像補正機能

• 左右反転

• オーバーレイ

• アルファブレンド

• クロマキー処理

CPUインターフェイス

• 4線シリアル

電源

• 3.3V / 2.5V / 1.1V　3電源

パッケージ

• 385ピンプラスチックBGA

  ボールピッチ0.8mm、19mm×19mm

Brochure Download(PDF)

 

ブロック図

 

適用例(IP00C331とFPGAのインターフェイス)

※「V-by-One」はザインエレクトロニクス株式会社の登録商標です